公共EDA服务_杭州芯火_集成电路设计产业化基地_集成电路产业园_集成电路企业_集成电路培训

语言

中文

位置：

芯火平台 Core Fire Platform

位置：

公共EDA服务 Public EDA Service

公共EDA服务平台建设有完善的包含Cadence、西门子EDA和行芯EDA的数字、模拟、数模混合和射频集成电路设计与验证的EDA环境。同时提供独立设计室和开发平台，全天候向企业开放，IC设计企业按年度方式租用EDA服务，大大降低IC设计企业的软件使用成本。

EDA工具列表如下：

Cadence产品列表及描述

序号	规格型号	功能描述	序号	规格型号	功能描述
1	GEN100	Genus Synthesis Solution	17	95300	Virtuoso(R) Layout Suite L
		逻辑综合工具，包含扫描链实现，为业界设计容量最大的逻辑综合工具			版图编辑工具基本版
2	TPS200	Tempus Timing Signoff Solution XL	18	95310	Virtuoso(R) Layout Suite XL
		静态时序分析signoff工具，包含时序，信号完整性，噪声			版图编辑工具增强版
3	JLS100	Joules RTL Power Solution	19	95323	Virtuoso Layout Suite GXL
		RTL级功耗分析			版图编辑工具完整版
4	QRCX300	Cadence Quantus QRC Extraction - XL	20	VTS500	Voltus-Fi Custom Power Integrity Solution - XL
		RC寄生参数提取工具			模拟电路电压降／电迁移分析工具
5	96210	Cadence(R) Physical Verification System Design Rule Checker XL	21	90005	Spectre Multi-Mode Simulation with AMS
		物理规则检查			模拟/射频/数模混合多模式仿真工具包
6	96330	Cadence(R) Physical Verification System Advanced Device Option	22	96210	Cadence(R) Physical Verification System Design Rule Checker XL
		先进工艺LVS检查高级选项，包括FinFet，3D IC等			设计规则检查物理验证工具
7	VTS200	Voltus IC Power Integrity Solution - XL (VTS-XL)	23	96220	Cadence(R) Physical Verification System Layout vs. Schematic Checker XL
		功耗完整性signoff工具，包含IR，PG EM以及Signal EM			版图电路图对照检查物理验证工具
8	21400	Virtuoso(R) Schematic Editor Verilog(R) Interface	24	96240	Cadence(R) Physical Verification System Results Manager
		电路图挂载verilog接口选项			物理验证工具图形化结果管理工具
9	32100	Virtuoso(R) Analog Oasis Run-Time Option	25	QRCX300	Cadence Quantus QRC Extraction - XL
		virtuoso挂载第三方工具接口选项			RC寄生提取工具
10	32760	Virtuoso(R) Analog HSPICE Interface Option	26	GDAO100	JasperGold RTL Designer Apps Option (Option to JGFVBASE)
		virtuoso挂载Hspice接口选项			形式验证工具JasperGold RTL 设计应用
11	95100	Virtuoso(R) Schematic Editor L	27	JGFAO100	JasperGold Formal Apps Option (Option to JGFVBASE)
		电路图编辑工具基本版			形式验证工具JasperGold 形式验证应用
12	95115	Virtuoso(R) Schematic Editor XL	28	JGSSO100	JasperGold Safety and Security Option (Option to JGFVBASE)
		电路图编辑工具增强版			形式验证工具JasperGold 功能安全选项
13	95200	Virtuoso(R) Analog Design Environment L	29	JGVAO100	JasperGold Verification Apps Option (Option to JGFVBASE)
		模拟仿真环境基本版			形式验证工具JasperGold 验证应用选项
14	95210	Virtuoso(R) Analog Design Environment XL	30	VMG005	vManager Linux Client (Quantity 5)
		模拟仿真环境增强版			验证管理工具vManager Linux Client(Quantity 5)
15	95220	Virtuoso(R) Analog Design Environment - GXL	31	X100	Xcelium Limited Single-Core
		模拟仿真环境完整版			仿真工具Xcelium 单核Limited 版
16	95255	Virtuoso(R) Visualization & Analysis XL
		波形查看及分析工具

西门子EDA产品列表及描述

序号	规格型号	功能描述	序号	规格型号	功能描述
1	210230	Calibre Interactive Ap SW	5	061501	Calibre nmLVS Ap SW
		在版图编辑器工具中建立环境以调用Calibre实现DRC和LVS。			版图和原理图对照检查工具
2	210570	Calibre RVE/QDB-H Ap SW	6	061401	Calibre nmLVS-H Op SW
		提供Calibre数据库信息的查询访问（读/写）并且提供交互式访问其它版图环境的能力。注：配置数量应与版图工具数量一致。			层次化的版图和原理图对照检查工具
3	061498	Calibre nmDRC Ap SW	7	210681	Calibre DESIGNrev Ap SW
		版图物理设计规则检查工具			图形化版图检查结果分析工具
4	061499	Calibre nmDRC-H Op SW	8	264637	Tessent MemoryBIST-TS Ap SW
		层次化版图物理设计规则检查工具			存储器自测工具

行芯EDA产品列表及描述

序号	规格型号	功能描述
1	芯片参数提取工具GloryEX	(1)支持大规模、高性能的Transistor-Level和Gate-Level提取，满足SoC、ASIC、Memory、Custom、AMS等多设计场景需求。 (2)支持 65nm到10nm等不同工艺节点对复杂几何图形和工艺效应的建模，包括 FinFET，并经客户在大规模设计应用得到流片验证。 (3)可与行芯GloryEX器件级高效3D寄生参数场求解器协作，对FinFET 器件寄生参数建模生成 CAPTAB，实现14nm以下先进工艺的高效高精度寄生提取。 (4)支持 LEF / DEF等数据格式输入，满足 SoC设计、模拟电路设计等多应用场景的寄生提取需求。 (5)支持主流设计平台的Extracted View功能，实现寄生参数反标到图形化设计界面上，方便用户分析并进一步优化设计。 (6)图形化界面Debugger提供 LVS layer信息与寄生电容、电阻信息，便于输入数据与提取结果的分析。
2	芯片电源完整性分析工具GloryBolt	支持全芯片的电阻网络分析（Grid check Analysis）。输出芯片中每个器件Pin到供电Bump的最短电阻路径和等效电阻报告，且可在GUI上获取每个器件的最短电阻路径。GloryBolt电阻结构分析的速度是传统算法的30X，并且随着设计规模的增大，性能优势会更加明显。
		支持全芯片功耗分析（power analysis），支持vector、vectless、mix mode等3种分析模式，输出每个电压域/时钟域上instance的功耗，包括leakage power，switching power，internal power以及total power。
		支持静态电压降分析（Static IR Drop Analysis）。支持分析器件在静态时的电压降，并输出每个器件的电压降报告、每层金属的电压降报告、热点图和器件、Layer的open/short报告等，帮助用户在项目前期快速检查电源网络供电和连接关系问题。
		支持动态电压降分析（Dynamic IR Drop Analysis）。支持全芯片器件的动态电压降分析。通过读入用户提供的翻转信息文件，如SAIF、VCD和FSDB等文件和设置的翻转速率（TG，Toggle Rate）信息，建模分析出全芯片所有器件的动态电压降信息，并输出报告和热点图，帮助用户评估芯片在动态工作时的供电情况。 Dynamic IR Drop Analysis 支持 GPL （GloryBolt Power Library）
		支持低功耗分析（Low Power Analysis）。支持全芯片级和模块级的低功耗分析，通过对低功耗开关器件工作的模拟，能准确的对低功耗设计进行分析，并输出对应报告和热力图。
		支持Chip Power Modeling。支持芯片器件在动态翻转时的Chip Power Modeling，对器件和供电网络进行等效和阻抗建模并针对生成的网表做压缩，输出简易的多端阻抗模型和电流模型。
		支持电源网络电迁移分析（Power EM Analysis）。支持对电源供电网络做电迁移分析，分析对象包括金属层、连接上下两层金属的通孔等。计算出金属和通孔上的电流限制和当前通过的电流，将违例结果以热力图和报告的形式呈现。
		支持信号线电迁移分析（Signal EM Analysis）。支持对信号线网络做电迁移分析，分析对象包括金属层、连接上下两层金属的通孔等。计算出金属和通孔上的电流限制和当前通过的电流，将违例结果以热力图和报告的形式呈现。
3	芯片功耗/热分析工具PhyBolt	average flow支持平均功耗计算，timebased flow支持瞬时功耗计算。
		支持Verilog与DEF两种主流的网表文件格式。
		通过先进的功耗建模技术，能够迅速且准确地计算出芯片在不同电压、频率及片上温度等运行环境下的功耗。
		支持包括2.5D中介层和3DIC在内的先进封装技术，以及这些封装中常见的组件和连接方式，如HBM，Face2Face, Face2Back，Hybirdbond，Microbump，TSV等。
		允许用户在芯片结构中功耗密度或材料特性变化显著的区域设置更密集的网格。
		支持对TSV、微凸点和混合键合等非均匀材料层进行热传导参数的等效处理。
		probe功能支持检测仿真域内的任意区域温度，包括点，面，体类型
		支持多种行业标准格式，包括EXCML
		GUI界面支持对结果进行可视化展示